BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-029969

(43) Date of publication of application: 31.01.2003

(51)Int.CI.

G06F 9/42

G06F 9/54

H03K 19/173

(21)Application number: 2002-060515

(71)Applicant: TOKYO ELECTRON DEVICE LTD

NISHIHARA AKINORI

(22)Date of filing:

06.03.2002

(72)Inventor: NISHIHARA AKINORI

HASEBE TETSUYA HAYASHI HIROAKI MITA TAKASHI

(30)Priority

Priority number: 2001139951


Priority date: 10.05.2001

Priority country: JP

(54) ARITHMETIC SYSTEM

(57) Abstract:

PROBLEM TO BE SOLVED: To directly realize the performance of a large scale program composed of a plurality of program modules by hardware without using a general purpose CPU. SOLUTION: For a gate array 42, logical constitution among gate circuits 42a is attained according to an FPGA data module stored in an FPGA data memory 41 and an arithmetic operation is performed in terms of the hardware. When it is detected that the module stored in the FPGA data memory 41 is the one calling the other module by a calling detection part 43, the data of the halfway result of the arithmetic operation held in a flip-flop 42b are saved in a saving stack 44 and an argument to be delivered to the module of a calling destination is temporarily preserved in an argument receipt and delivery part 45. Thereafter, the module of the calling destination is loaded to a loader 3, and at the time of returning from the arithmetic operation by the module of the calling destination to the module of a calling origin, the data saved in the saving stack 44 are written back to the flip-flop 42b.



LEGAL STATUS

[Date of request for examination]

21.08.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特期2003-29969

(P2003-29969A)

(43)公開日 平成15年1月31日(2003.1.31)

(51) Int.Cl.7		識別記号	FΙ		テーマコート*(参考)
G06F	9/42	3 3 0	G06F 9/42	3 3 0 A	5 B 0 3 3
	9/54		H03K 19/17	73 101	5B076
H 0 3 K	19/173	101	G06F 9/06	640B	5 J O 4 2

審査請求 有 請求項の数8 OL (全 10 頁)


(21)出願番号	特願2002-60515(P2002-60515)	(71)出願人	500323188
			東京エレクトロンデバイス株式会社
(22)出廣日	平成14年3月6日(2002.3.6)		神奈川県横浜市都筑区東方町1番地
		(71)出魔人	501186977
(31)優先権主張番号	特羅2001-139951 (P2001-139951)	(1.1)	西原 明法
(32)優先日	平成13年5月10日(2001.5.10)		神奈川県川崎市中原区今井仲町374-4-
(33)優先権主張国	日本 (JP)		505
(OU) DE OFFICIAL DE	H- (31)	(72)発明者	西原 明法
		(12)光明有	
			神奈川県川崎市中原区今井仲町374-4-
			505
		(74)代理人	100095407
			弁理士 木村 嶺
			最終頁に続く

(54) 【発明の名称】 演算システム

(57)【要約】

【課題】 汎用のCPUを用いることなく、複数のプロ グラムモジュールからなる大規模プログラムの実行をハ ードウェアで直接的に実現する。

【解決手段】 ゲートアレイ42は、FPGAデータメ モリ41に記憶されたFPGAデータモジュールに従っ てゲート回路42a間の論理構成がなされ、ハードウェ ア的に演算を行う。FPGAデータメモリ41に記憶さ れたモジュールが他のモジュールを呼び出すものである ことが呼び出し検出部43によって検出されると、フリ ップフロップ42bに保持された演算の途中結果のデー タが退避スタック44に退避され、呼び出し先のモジュ ールに渡す引数が引数受け渡し部45に一時保存され る。その後、呼び出し先のモジュールをローダ3にロー ドさせ、呼び出し先のモジュールによる演算から呼び出 し元のモジュールに復帰する際には、退避スタック44 に退避されたデータがフリップフロップ 42 bに書き戻 される。



Ι

【特許請求の範囲】

【請求項1】複数のプログラムモジュールからなるプログラムを記憶するプログラム記憶手段と、

前記プログラム記憶手段に記憶されたプログラムモジュ ールをメモリにロードするロード手段と、

複数の論理回路を含み、前記ロード手段によってメモリ にロードされたプログラムモジュール中の命令に従った 信号を前記複数の論理回路の1以上に入力することで、 該ロードされたプログラムモジュールに応じた演算を実 行する論理演算手段と、

前記論理演算手段の内部状態を退避する退避手段と、 所定の条件が成立した場合に、前記論理演算手段の内部 状態を前記退避手段に退避すると共に、他のプログラム モジュールを前記ロード手段にロードさせ、該他のプロ グラムモジュールに応じた演算の実行を終了した後に前 記退避手段に退避した内部状態を前記論理演算手段に戻 してから、元のプログラムモジュールに応じた演算の実 行に復帰させる制御手段とを備えることを特徴とする演 算システム。

【請求項2】前記複数のプログラムモジュールのうちの 20 少なくとも一部のプログラムモジュールは、他のプログラムモジュールを呼び出す機能を含み、

前記論理演算手段で演算を実行しているプログラムモジュール中の命令における他のプログラムモジュールの呼び出しを検出する呼び出し検出手段をさらに備え、

前記制御手段は、前記呼び出し検出手段が他のプログラムモジュールの呼び出しを検出した場合に、前記論理演算手段の内部状態を前記退避手段に退避すると共に、呼び出し先のプログラムモジュールを前記ロード手段にロードさせ、呼び出し先のプログラムモジュールに応じた 30 演算の実行を終了した後に前記退避手段に退避した内部状態を前記論理演算手段に戻してから、呼び出し元のプログラムモジュールに応じた演算の実行に復帰させることを特徴とする請求項1に記載の演算システム。

【請求項3】前記制御手段によって実行が切り替えられるプログラムモジュール間において引数を受け渡すための引数受け渡し手段をさらに備えることを特徴とする請求項2に記載の演算システム。

【請求項4】前記退避手段は、先入れ後出し方式のスタックによって構成されることを特徴とする請求項1乃至 40 3のいずれか1項に記載の演算システム。

【請求項5】自己に供給された第1のプログラムモジュ ールをメモリにロードするロード手段と、

複数の論理回路を含み、前記ロード手段によってメモリにロードされた前記第1のプログラムモジュール中の命令に従った信号を前記複数の論理回路の1以上に入力することで、ロードされた当該第1のプログラムモジュールに応じた演算を実行する論理演算手段と、

前記論理演算手段の内部状態を退避する退避手段と、

所定の条件が成立した場合に、自己に着脱可能に接続さ 50 るような、フィールドプログラマブルゲートアレイ (F

れた外部の他の演算システムに第2のプログラムモジュールをロードさせ、当該他の演算システムが当該第2のプログラムモジュールに応じた演算の実行を終了し、演算結果を自己に供給した後に、前記論理演算手段を前記第1のプログラムモジュールに応じた演算の実行に復帰させる制御手段とを備えることを特徴とする演算システム

【請求項6】複数のプログラムモジュールからなるプログラムを記憶し、当該プログラムモジュールを前記ロード手段に供給するプログラム記憶手段を備えることを特徴とする請求項5に記載の演算システム。

【請求項7】前記第1のプログラムモジュールは、前記第2のプログラムモジュールを呼び出す機能を含み、前記論理演算手段が演算を実行している前記第1のプログラムモジュール中の命令における前記第2のプログラムモジュールの呼び出しを検出する呼び出し検出手段をさらに備え、

前記制御手段は、前記呼び出し検出手段が前記第2のプログラムモジュールの呼び出しを検出した場合に、第2のプログラムモジュールを外部の他の演算システムにロードさせ、当該他の演算システムが当該第2のプログラムモジュールに応じた演算の実行を終了し、演算結果を自己に供給した後に、前記論理演算手段を前記第1のプログラムモジュールに応じた演算の実行に復帰させることを特徴とする請求項5又は6に記載の演算システム。【請求項8】前記プログラム記憶手段に記憶された各プログラムモジュール中の命令は、前記論理演算手段を構成する論理回路に入力する信号に応じたコードによって構成されていることを特徴とする請求項1乃至7のいず

【発明の詳細な説明】

れか1項に記載の演算システム。

[0001]

【発明の属する技術分野】本発明は、プログラムの実行をハードウェアで直接的に実現できる演算システムに関し、特に大規模プログラムの実行に適した演算システムに関する。

[0002]

【従来の技術】現在の汎用コンピュータは、CPU (Central Processing Unit) がメモリに記憶されたプログラム中の命令を順次解釈しながら、演算を進めていく。CPUは、プログラムで実行すべき演算をソフトウェアで実現するものであり、必ずしもその演算に対して最適なハードウェア構成となっていないため、最終的な演算結果を得るまでに多くのオーバーヘッドが存在する。

【0003】これに対して、プログラムの実行をハードウェアで直接的に実現するための技術として、例えば、特表平8-504285号公報(国際公開WO94/10627号公報)や特表2000-516418号公報(国際公開WO98/08306号公報)に示されてい

PGA)を利用した演算システムが知られている。

【0004】FPGAは、プログラムとして論理データ を与えることで論理回路間の結線論理を変更し、これに よってハードウェア的に演算結果を得ることをできるよ うにしたものである。FPGAを利用して演算を行うこ とによって、特定の演算専用に構成されたハードウェア 回路ほどは髙速ではないが、従来の汎用コンピュータの ようなCPUによる演算に比べると、非常に高速で演算 結果を得ることができる。

[0005]

【発明が解決しようとする課題】ところで、現在の汎用 コンピュータで実行されているプログラム、特に大規模 なプログラムは、複数のモジュールに分割して作成され ている。そして、1のプログラムモジュールが他のプロ グラムモジュールを呼び出しながら、全体としてのプロ グラムの実行を進めていくようになっている。こうして プログラムモジュール別に開発を進めたり、各プログラ ムモジュールを部品として利用したりすることにより、 プログラムの開発期間を短縮することができる。

【0006】しかしながら、上記した従来のFPGAを 用いた演算システムでは、ハードウェアとしてのモジュ ール分割は考えられていても、ソフトウェアとしてのモ ジュール分割は考えられていなかった。つまり、ソフト ウェアとして1のプログラムモジュールから他のプログ ラムモジュールを呼び出し、呼び出したプログラムモジ ュールの実行を終了した後、元のプログラムモジュール に復帰するというように、複数のプログラムモジュール を適時実行していくことにより大規模プログラムの実行 を可能とする仕組みは考えられていなかった。

【0007】このため、従来のFPGAを用いた演算シ ステムで実行可能なプログラムは、実質的に1のみのモ ジュールで作成されたプログラムでなくてはならないと いう制約があった。つまり、大規模プログラムの実行が 事実上不可能で、その適用範囲は限られるという問題が

【0008】本発明は、上記した従来技術の問題点を解 消するためになされたものであり、汎用のCPUを用い ることなく、複数のプログラムモジュールからなる大規 模プログラムの実行をハードウェアで直接的に実現した 演算システムを提供することを目的とする。

[0009]

【課題を解決するための手段】上記目的を達成するた め、本発明の第1の観点に係る演算システムは、複数の プログラムモジュールからなるプログラムを記憶するプ ログラム記憶手段と、前記プログラム記憶手段に記憶さ れたプログラムモジュールをメモリにロードするロード 手段と、複数の論理回路を含み、前記ロード手段によっ てメモリにロードされたプログラムモジュール中の命令 に従った信号を前記複数の論理回路の1以上に入力する ことで、該ロードされたプログラムモジュールに応じた 50 ュール自身を呼び出す再帰型のプログラムを実行するこ

演算を実行する論理演算手段と、前記論理演算手段の内 部状態を退避する退避手段と、所定の条件が成立した場 合に、前記論理演算手段の内部状態を前記退避手段に退 避すると共に、他のプログラムモジュールを前記ロード 手段にロードさせ、該他のプログラムモジュールに応じ た演算の実行を終了した後に前記退避手段に退避した内 部状態を前記論理演算手段に戻してから、元のプログラ ムモジュールに応じた演算の実行に復帰させる制御手段 とを備えることを特徴とする。

【0010】上記演算システムでは、メモリにロードす 10 るプログラムモジュールを切り替えるときに、論理演算 手段の内部状態を退避し、また、復元する仕組みを備え ている。このため、複数のプログラムモジュールからな る大規模なプログラムも、メモリにロードするプログラ ムを切り替え、論理演算手段中の論理回路に入力する信 号を変えていくことで、ハードウェア的に高速に演算を 実行していくことができる。

【0011】上記演算システムにおいて、前記複数のプ ログラムモジュールのうちの少なくとも一部のプログラ 20 ムモジュールは、他のプログラムモジュールを呼び出す 機能を含むものであってもよい。この場合において、上 記演算システムは、前記論理演算手段で演算を実行して いるプログラムモジュール中の命令における他のプログ ラムモジュールの呼び出しを検出する呼び出し検出手段 をさらに備えるものとすることができ、前記制御手段 は、前記呼び出し検出手段が他のプログラムモジュール の呼び出しを検出した場合に、前記論理演算手段の内部 状態を前記退避手段に退避すると共に、呼び出し先のプ ログラムモジュールを前記ロード手段にロードさせ、呼 30 び出し先のプログラムモジュールに応じた演算の実行を 終了した後に前記退避手段に退避した内部状態を前記論 理演算手段に戻してから、呼び出し元のプログラムモジ ュールに応じた演算の実行に復帰させるものとすること ができる。

【0012】ここで、前記制御手段によって実行が切り 替えられるプログラムモジュール間において引数を受け 渡すための引数受け渡し手段をさらに備えていてもよ

【0013】これらの仕組みをさらに備えることによっ て、モジュールの呼び出しを含む大規模なプログラムを ハードウェア的に高速に実行することが可能となる。

【0014】上記演算システムにおいて、前記退避手段 は、先入れ後出し方式のスタックによって構成されたも のとすることができる。

【0015】このようなスタックで構成される退避手段 により、例えば、別のプログラムモジュールから呼び出 されたプログラムモジュールが、さらに他のプログラム モジュールを呼び出すといった処理も可能となる。ま た、あるプログラムモジュールが、そのプログラムモジ とも可能となる。

【0016】また、本発明の第2の観点に係る演算シス テムは、自己に供給された第1のプログラムモジュール をメモリにロードするロード手段と、複数の論理回路を 含み、前記ロード手段によってメモリにロードされた前 記第1のプログラムモジュール中の命令に従った信号を 前記複数の論理回路の1以上に入力することで、ロード された当該第1のプログラムモジュールに応じた演算を 実行する論理演算手段と、前記論理演算手段の内部状態 を退避する退避手段と、所定の条件が成立した場合に、 自己に着脱可能に接続された外部の他の演算システムに 第2のプログラムモジュールをロードさせ、当該他の演 算システムが当該第2のプログラムモジュールに応じた 演算の実行を終了し、演算結果を自己に供給した後に、 前記論理演算手段を前記第1のプログラムモジュールに 応じた演算の実行に復帰させる制御手段とを備えること

【0017】上記演算システムは、第2のプログラムモ ジュールが表す演算へと処理を切り替えるときに、外部 の他の演算システムに第2のプログラムモジュールをロ 20 ードさせる構成を備えている。このため、複数のプログ ラムモジュールからなる大規模なプログラムも、単一の 演算システムでは短時間で完了できない演算や、並列処 理を要する演算も、ハードウェア的に高速に実行してい くことができる。また、3個以上の演算システムを連鎖 的に接続することも可能であるから、演算の手順を柔軟 に構成することが可能である。

【0018】上記演算システムは、たとえば、複数のプ ログラムモジュールからなるプログラムを記憶し、当該 プログラムモジュールを前記ロード手段に供給するプロ 30 グラム記憶手段を備えることにより、ロード手段にロー ドさせるプログラムモジュールを確保する。

【0019】上記演算システムにおいて、前記第1のプ ログラムモジュールは、前記第2のプログラムモジュー ルを呼び出す機能を含むものであってもよい。この場合 において、上記演算システムは、前記論理演算手段が演 算を実行している前記第1のプログラムモジュール中の 命令における前記第2のプログラムモジュールの呼び出 しを検出する呼び出し検出手段をさらに備えるものとす ることができ、前記制御手段は、前記呼び出し検出手段 40 が前記第2のプログラムモジュールの呼び出しを検出し た場合に、第2のプログラムモジュールを外部の他の演 算システムにロードさせ、当該他の演算システムが当該 第2のプログラムモジュールに応じた演算の実行を終了 し、演算結果を自己に供給した後に、前記論理演算手段 を前記第1のプログラムモジュールに応じた演算の実行 に復帰させるものとすることができる。

【0020】上記演算システムにおいて、前記プログラ ム記憶手段に記憶された各プログラムモジュール中の命 令は、前記論理演算手段を構成する論理回路に入力する 50 ト回路42aと、演算の途中結果を内部状態として保持

信号に応じたコードによって構成れたものであってもよ

【0021】なお、各プログラムモジュール中の命令を 構成するコードは、ハードウェア記述が可能な言語で記 述されたソースプログラムをコンパイルすることによっ て得ることができる。この場合、モジュール別にソース プログラムを開発したり、モジュールの部品としての利 用が可能となり、プログラムの開発期間を短縮すること が可能となる。

10 [0022]

【発明の実施の形態】以下、添付図面を参照して、本発 明の実施の形態について説明する。

【0023】図1は、この実施の形態にかかる演算シス テムの構成を示すプロック図である。図示するように、 この演算システム1は、FPGAデータ記憶部2と、ロ ーダ3と、FPGAデバイス4とから構成されている。 FPGAデータ記憶部2には、複数のモジュールに分か れたFPGAデータモジュール21~2nを記憶してい」

【0024】FPGAデータモジュール21~2nは、 それぞれハードウェア記述が可能なプログラム言語で記 述されている複数のモジュールに分かれたソースプログ ラム51~5nを、FPGAデバイス4の論理記述を行 うべくコンパイラ6がコンパイルしたモジュール毎のデ ータである。ソースプログラム51~5nのうちの少な くとも1のモジュールは、他のモジュールのソースプロ グラム51~5nを呼び出す機能を含んでおり、FPG Aデータモジュール21~2nには、他のモジュールの 呼び出しのためのデータも含まれている。

【0025】ローダ3は、論理回路等より構成されてお り、FPGAデータ記憶部2に記憶されたFPGAデー タモジュール21~2nをモジュール単位でFPGAデ バイス4に適時ロードする。ローダ3によるFPGAデ ータモジュール21~2nのロードの指示は、演算の実 行の開始時に外部から与えられる他、FPGAデバイス 4による演算の実行によっても与えられる。

【0026】FPGAデバイス4は、ローダ3によって ロードされたFPGAデータモジュール21~2nに従 って論理構成を行い、外部からの入力データに所定の演 算を施して出力データとして出力するもので、FPGA データメモリ41と、ゲートアレイ42と、呼び出し検 出部43と、退避スタック44と、引数受け渡し部45 と、制御部46とを備えている。呼び出し検出部43、 退避スタック44、引数受け渡し部45及び制御部46 は、論理回路等より構成されている。

【0027】FPGAデータメモリ41は、RAM(Ra ndom Access Memory) によって構成され、ローダ3がロ ードしたFPGAデータモジュールを記憶する。ゲート アレイ42は、AND、OR、NOTなどの複数のゲー

している複数のフリップフロップ42bとを含んでいる。各ゲート回路42aの出力論理は、FPGAデータメモリ41に記憶されたFPGAデータモジュールに従って変更される。また、各フリップフロップ42bは、所望のデータを外部から書き込むことができるようにな

【0028】呼び出し検出部43は、FPGAデータメモリ41に記憶されたFPGAデータモジュールに含まれる他のモジュールの呼び出しのためのデータを検出する。退避スタック44は、呼び出し検出部43によって 10 他のモジュールの呼び出しのためのデータが検出されたとき、ゲートアレイ42中のフリップフロップ42bに保持されているデータと、呼び出し元のFPGAデータモジュールの識別データとを、先入れ後出し方式で退避するためのスタックである。

っている。

【0029】引数受け渡し部45は、モジュールの呼び出し、復帰の際において呼び出し元と呼び出し先のFPGAデータモジュール間における引数の受け渡しを行うものである。より詳細に説明すると、呼び出しの際には、呼び出し元のFPGAデータモジュールに従った演20算の途中結果としてフリップフロップ42bの所定のものに保持されていたデータを、呼び出し先のFPGAデータモジュールに従った演算の入力(引数)として与える。復帰の際には、呼び出し先のFPGAデータモジュールに従った演算結果(戻り値)の出力データを、ゲートアレイ42中のフリップフロップ42bの所定のものに書き込む。

【0030】制御部46は、呼び出し検出部43が他のモジュールの呼び出しのためのデータを検出した場合、当該呼び出しのためのデータの前までのFPGAデータ 30モジュールに従った演算の途中結果としてフリップフロップ42bのそれぞれに保持されているデータと、呼び出し元のデータモジュールの識別データとを退避スタック44に退避させると共に、呼び出し先のFPGAデータモジュールに従った演算で使用するデータを保持するフリップフロップ42bのデータを、引数受け渡し部45に一時保持させる。その後、呼び出し先のFPGAデータモジュールをローダ3にロードさせ、引数受け渡し部45に一時保持したデータをゲートアレイ42に入力データとして与える。

【0031】制御部46は、また、呼び出されたFPGAデータモジュールに従った演算が終了したときに、その出力データを引数受け渡し部45に一時保持させる。その後、退避スタック44に退避された呼び出し元のデータモジュールの職別データに従ってローダ3にFPGAデータモジュールをロードさせ、退避スタック44に退避されたデータをフリップフロップ42bに復帰させると共に、引数受け渡し部45に一時保持させたデータをフリップフロップ42bの所定のものに書き込ませる。

【0032】なお、FPGAデバイス4に外部から入力される入力データは、キーボードなどの入力装置から入力されるデータの他、磁気ディスク装置などの外部記憶装置から読み出されたデータであってもよい。また、FPGAデバイス4から外部に出力される出力データは、ディスプレイ装置などの出力装置から出力する他、外部記憶装置に書き込むものであってもよく、さらに、周辺機器を制御するための制御データであってもよい。

【0033】以下、この実施の形態にかかる演算システムにおける動作について、具体的な例に基づいて説明する。ここでは、FPGAデータモジュール21が最初にロードされるものとし、FPGAデータモジュール21は、FPGAデータモジュール2nを呼び出すものとする。

【0034】FPGAデータモジュール2がFPGAデータメモリ41にロードされると、これに従ったレベルの信号がゲート回路42aに入力され、ゲートアレイ42を構成するゲート回路42aが論理構成される。そして、ゲートアレイ42に外部からの入力データが入力されることによって、FPGAデータモジュール21に応じた演算がゲートアレイ42において実行される。

【0035】一方、呼び出し検出部43は、FPGAデータメモリ41にロードされたFPGAデータモジュール21にFPGAデータモジュール21にFPGAデータモジュール21にFPGAデータモジュール21を呼び出すためのデータが含まれていることを検出し、その旨を制御部46に通知する。制御部46は、その呼び出しにかかる部分の直前までの演算の途中結果としてフリップフロップ42bに保持されているデータと共に退避スタック44の一番上に退避させる。また、フリップフロップ42bに保持されているデータのうちで呼び出し先のFPGAデータモジュール2nに引数として渡すものを、引数受け渡し部45に一時保存させる。

【0036】その後、制御部46は、ローダ3を制御し、呼び出し先であるFPGAデータモジュール2nをFPGAデータメモリ41にロードさせる。FPGAデータモジュール2nがロードされると、これに従ったレベルの信号がゲート回路42aに入力され、ゲートアレ40 イ42を構成するゲート回路42aが論理構成される。また、引数受け渡し部45に引数として一時保存されたデータが、入力データとしてゲートアレイ42に入力され、FPGAデータモジュール2nに応じた演算がゲートアレイ42において実行される。

【0037】この演算が終了すると、制御部46は、ゲートアレイ42からの出力データを呼び出し元のFPGAデータモジュール21に渡す引数として引数受け渡し部45に一時保存させる。制御部46は、さらに退避スタック44の一番上に退避されたデータを参照することでローダ3を制御し、呼び出し元のFPGAデータモジ

ュール21をFPGAデータメモリ41に再びロードさせる。

【0038】呼び出し元のFPGAデータモジュール2 1が再びロードされると、制御部46は、退避スタック 44の一番上に退避されていた内部状態のデータをフリップフロップ42bのそれぞれに書き戻し、ゲートアレイ42の内部状態を復元させる。さらに、引数受け渡し部45に引数として一時保存されていたデータをフリップフロップ42bの所定のものに書き込む。この状態でゲートアレイ42においてFPGAデータモジュール2 101に従った演算が再開され、最終的な演算結果が出力データとして出力されることとなる。

【0039】なお、FPGAデータモジュール21から呼び出されたFPGAデータモジュール2nが、さらに他のFPGAデータモジュールを呼び出すものであっても演算を実行することができる。FPGAデータモジュール2nがさらに他のモジュールを呼び出すことを呼び出し検出部43が検出した場合にも、制御部46は、上記と同じような制御を行うものとすればよい。

【0040】以上説明したように、この実施の形態にか 20 かる演算システムでは、ゲートアレイ42の内部状態 (フリップフロップ42bが保持するデータ)を退避スタック44に退避した後に、ローダ3は、実行中のモジュールとは異なるFPGAデータモジュールをFPGAデータメモリ41にロードするようにしている。また、退避スタック44に退避した状態をゲートアレイ42に復元してから元のモジュールに復帰することができるようになっている。このため、各FPGAデータモジュールをFPGAデータメモリ41に適時ロードしていくことによって、複数のモジュールからなる大規模なプログ 30 ラムを、各モジュールに対応してゲート回路42a間の論理構成を変化させてハードウェア的に実行することができ、従来のCPUを用いた演算システムに比べて高速で演算を実行することができる。

【0041】また、FPGAデータモジュール21~2 nのうちの少なくとも1のモジュールが他のモジュール を呼び出すためのデータを含んでいるが、このような他 のモジュールの呼び出しを含むFPGAデータモジュー ルがFPGAデータメモリ41にロードされた場合に、 これを呼び出し検出部43が検出している。そして、こ 40 の検出結果に基づいて、退避スタック44へのゲートア レイ42の内部状態(フリップフロップ42bが保持す るデータ)の退避、引数受け渡し部45を介した引数の 受け渡しを行っている。また、呼び出し先のモジュール に従った演算が終了したときに、退避スタック44に退 避した内部状態の復元、引数受け渡し部45を介した呼 び出し元のモジュールへの引数の受け渡しを行ってい る。このような仕組みを備えることによって、モジュー ルの呼び出しを含む大規模なプログラムをハードウェア 的に実行することが可能となる。

10

【0042】また、呼び出し検出部43が他のモジュールの呼び出しを検出したときに、ゲートアレイ42の内部状態(フリップフロップ42bが保持するデータ)を退避するのは、先入れ後出し方式の退避スタックである。このため、他のモジュールから呼び出されたモジュールがさらに他のモジュールを呼び出すようなプログラムを実行することもできる。さらに、実行中のモジュールが自身を呼び出す再帰型のプログラムを実行することもできる。

【0043】さらに、FPGAデータモジュール21~2nは、モジュール分割されたソースプログラム51~5nをそれぞれコンパイラ6によってコンパイルしたものである。以上のような特徴を有することによって、この演算システムにおいて実行すべきプログラムは、モジュール別にソースプログラムの開発を進めたり、ソースプログラムの各モジュールを部品として利用したりすることが可能となり、その開発期間を短縮することができる。

【0044】本発明は、上記の実施の形態に限られず、 種々の変形、応用が可能である。以下、本発明に適用可 能な上記の実施の形態の変形態様について説明する。

【0045】上記の実施の形態では、ローダ3は、FPGAデータ記憶部2に記憶されたいずれかのFPGAデータモジュール21~2nを、そのままFPGAデータメモリ41にロードするものとしていた。これに対して、FPGAデータモジュール21~2nがマクロを含み、FPGAデータ記憶部2にマクロデータを記憶させておき、ローダ3がFPGAデータメモリ41にロードする際に、マクロ展開をするものとしてもよい。

【0046】上記の実施の形態では、ソースプログラム51~5nをそれぞれコンパイルしたFPGAデータモジュール21~2nを、FPGAデバイス4のFPGAデータメモリ41に適時ロードしていくものとしていた。これに対して、ソースプログラム51~5nをそのままロードするようにした演算システムを構成することもできる。図2は、このような場合の演算システムの構成を示す。

【0047】この演算システムでは、ローダ3,は、制御部46,からの指示に基づいて、プログラム記憶部5に記憶されたモジュール別のソースプログラム51~5 nを適時メモリ41,にロードする。インタプリタ47は、メモリ41,にロードされたソースプログラム中の命令を1命令ずつ順次解釈し、その解釈結果に従ってゲートアレイ42,を構成するゲート回路42aに論理構成を行わせるべく所定の信号を出力する。解釈の結果、他のモジュールのソースプログラムを呼び出す命令であった場合には、その旨を制御部46,に通知する。

【0048】制御部46'は、他のモジュールの呼び出しが通知されると、ゲートアレイ42'の内部状態(フリップフロップ42bに保持されているデータ)と、呼

び出し元のソースプログラムのモジュールを識別するた めのデータと、次に実行をすべき命令を示すデータを退 避スタック44に退避すると共に、フリップフロップ4

2 b に保持されているデータのうち呼び出し先のモジュ ールに引数として渡すものを、引数受け渡し部45に一 時保存させる。そして、ローダ3'に呼び出し先のソー スプログラム51~5nをロードさせ、引数受け渡し部 45に一時保存されたデータを入力データとしてゲート アレイ42'に与える。 【0049】また、呼び出し先のソースプログラムに従 10 記憶部2を必ずしも備えていなくてもよい。

った演算が終了すると、ゲートアレイ42'からの出力 データを呼び出し元のモジュールに渡す引数として引数 受け渡し部45に一時保存させる。そして、退避スタッ ク44に退避されたデータに従って呼び出し元のソース プログラムを再びメモリ41'にロードさせ、退避スタ ック44に退避された内部状態をフリップフロップ42 bに戻し、引数受け渡し部45に一時保存された引数を フリップフロップ42bのうちの所定のものに書き込ま せる。そして、退避スタック44に退避されたデータに 基づいて呼び出し元のモジュールのソースプログラムに 20 従った演算を再開させる。

【0050】なお、インタプリタ47は、複数のゲート 回路の組み合わせによるハードウェアで構成することが でき、その出力によってゲートアレイ42'に含まれる ゲート回路 4 2 a の論理構成を、演算の実行速度にほと んど影響を与えることなく高速に行うことができる。ま た、ここでのゲートアレイ42'は、ソースプログラム 中の各命令を終了したときのデータをフリップフロップ 42bの所定のものに保持させることで、各命令を順次 実行していくことができる。

【0051】以上のようにインタプリタ47を含む構成 とすることによって、ソースプログラム51~5nをモ ジュール別に順次FPGAデバイス4'にロードしてい くことが可能となる。このため、FPGAデバイス4' の構成に合わせたコンパイラがなくても、複数のモジュ ールからなる大規模なプログラムに従った演算を、ハー ドウェア的に高速に行うことが可能となる。

【0052】また、この実施の形態の演算システムを互 いに連結可能な構成として、並列処理や分岐処理を、互 にしてもよい。具体的には、この演算システムは、たと えば、図3に演算システム1Aとして示す構成を有して いてもよい。

【0053】図示するように、演算システム1Aは、図 1に示す演算システム1と実質的に同一の構成を備え、 更に、補助演算制御部7を備えるものとする。補助演算 制御部7は論理回路等より構成されており、他の演算シ ステム(たとえば、図1あるいは図3に示す構成を有す る演算システム)のローダ3、ゲートアレイ42及び引 を行う。

【0054】なお、複数の他の演算システムが演算シス テム1Aに接続されてもよい。具体的には、たとえば図 4に示すように、演算システム1B及び1Cのそれぞれ のローダ3、ゲートアレイ42及び変数引き渡し部45 が、演算システム1Aの補助演算制御部7に接続されて いてもよい。なお、演算システム1B及び1Cは、たと えば、図1あるいは図3に示す構成と実質的に同一の構 成を有したものであればよい。ただし、FPGAデータ

12

【0055】図3の演算システム1Aは、図1の演算シ ステム1と実質的に同一の動作を行う。そして、自己の FPGAデータメモリ41にロードされたFPGAデー タモジュールに、他の演算システムに実行させるべきF PGAデータモジュールを呼び出すデータが含まれてい ると、自己に接続された他の演算システムにこのFPG Aデータモジュールをロードさせ、演算を行わせて、演 算結果を取得する。

【0056】以下、演算システム1Aが、図4の演算シ ステム1 B及び1 Cに並列処理を行わせる動作を例とし て、演算システム1Aが自己に接続された他の演算シス テムにFPGAデータモジュールをロードさせ、演算を 行わせて演算結果を取得する動作を説明する。なお、以 下では、FPGAデータモジュール21が最初にロード されるものとし、FPGAデータモジュール21は、F PGAデータモジュール2xを呼び出し、演算システム 1Aは、演算システム1B及び1CにFPGAデータモ ジュール2xをロードさせるものとする。

【0057】FPGAデータモジュール2が演算システ ム1AのFPGAデータメモリ41にロードされると、 演算システム1Aのゲート回路42aが論理構成され る。そして、演算システム1Aのゲートアレイ42に外 部からの入力データが入力されると、FPGAデータモ ジュール21に応じた演算が演算システム1Aのゲート アレイ42において実行される。

【0058】一方、演算システム1Aの呼び出し検出部 43は、FPGAデータメモリ41にロードされたFP GAデータモジュール21に、演算システム1B及び1 CにロードさせるべきFPGAデータモジュール2xを いに連結された複数の演算システムが分担して行うよう 40 呼び出すためのデータが含まれていることを検出し、そ の旨を制御部46に通知する。

【0059】その後、演算システム1Aの制御部46 は、演算システム1Aのローダ3を制御し、呼び出し先 であるFPGAデータモジュール2xを演算システム1 AのFPGAデータメモリ41にロードさせる。FPG Aデータモジュール2xがロードされると、演算システ ム1Aのゲートアレイ42は、このFPGAデータモジ ュール2xを取得する。そして、FPGAデータモジュ ール21に応じた処理の一環として、このFPGAデー 数受け渡し部45に着脱可能に接続され、後述する動作 50 タモジュール2xを演算システム1Aの補助演算制御部

7に供給し、演算を停止する。

【0060】また、演算システム1Aの制御部46は、 演算システム1Aのフリップフロップ42bに保持され ているデータのうちでFPGAデータモジュール2xに 引数として渡すデータ (演算システム1Bに供給するデ ータ、及び、演算システム1 Cに供給するデータ)を、 演算システム1 Aの補助演算制御部7に供給する。

【0061】演算システム1Aの補助演算制御部7は、 演算システム1B及び1Cのローダ3を制御し、FPG のFPGAデータメモリ41にそれぞれロードさせる。 この結果、演算システム1B及び1CにFPGAデータ モジュール2xがロードされ、演算システム1B及び1 Cのゲート回路42aが論理構成される。

【0062】次いで、演算システム1Aの補助演算制御 部7は、演算システム1Aの制御部46より引数として 供給されたデータのうち、演算システム1Bに供給すべ きものを、入力データとして演算システム1Bのゲート アレイ42に入力し、演算システム1Cに供給すべきも のを、入力データとして演算システム1 Cのゲートアレ 20 イ42に入力する。この結果、演算システム1B及び1 Cのゲートアレイは、FPGAデータモジュール2xに 応じた演算を、各自に供給されたデータが表す引数が与 えられたものとして実行する。

【0063】FPGAデータモジュール2xに応じた演 算が終了すると、演算システム1B(又は1C)の制御 部46は、演算システム1B(又は1C)のゲートアレ イ42からの出力データを、呼び出し元のFPGAデー タモジュール21に渡す引数として、演算システム1B (又は1C)の引数受け渡し部45に一時保存させる。

【0064】演算システム1Aの補助演算制御部7は、 演算システム1B及び1Cの引数受け渡し部45に出力 データが一時保存されたことを検知し、これらの出力デ ータを、演算システム1B及び1Cの引数受け渡し部4 5より取得する。そして、取得した各出力データを、演 算システム1Aのフリップフロップ42bの所定のもの に書き込む。この状態で、演算システム1Aのゲートア レイ42は、FPGAデータモジュール21に従った演 算を再開する。この結果、最終的な演算結果が出力デー タとして出力される。

【0065】この発明の実施の形態の演算システムが図 3に示す構成を有していれば、単一の演算システムでは 短時間で完了できない演算や、並列処理を要する演算 も、必要に応じて演算システムを追加することにより、 短時間で完了させることが可能となる。

【0066】また、演算システム1Aに接続される他の

演算システムが図3に示す構成を有している場合、当該 他の演算システムは、自己の補助演算制御部7に接続さ れた演算システムにFPGAデータモジュールをロード させ、演算を行わせて演算結果を取得することが可能で ある。従って演算の手順を柔軟に構成することが可能で

【0067】なお、演算システム1Aが自己に接続され た他の演算システムにソースプログラムをロードさせ、 演算を行わせて演算結果を取得するようにしてもよい。 Aデータモジュール2xを、演算システム1B及び1C 10 ただし、この場合、演算システム1Aに接続される他の 演算システムは、たとえば図2に示す構成を有している ものとする。

[0068]

ある。

【発明の効果】以上説明したように本発明によれば、複 数のプログラムモジュールからなる大規模なプログラム であっても、各プログラムモジュールを適時メモリにロ ードしていく仕組みを有するので、該プログラムに応じ た演算の実行をハードウェアで実現することが可能とな る。

【図面の簡単な説明】

【図1】本発明の実施の形態にかかる演算システムの構 成を示すプロック図である。


【図2】本発明の他の実施の形態にかかる演算システム の構成を示すプロック図である。


【図3】本発明の他の実施の形態にかかる演算システム の構成を示すプロック図である。

【図4】本発明の実施の形態にかかる演算システムが複 数連結されて用いられる場合の構成を示すブロック図で ある。


【符号の説明】

- 1、1A、1B、1C 演算システム
- 2 FPGAデータ記憶部
- 3 ローダ
- 4 FPGAデバイス
- 6 コンパイラ
- 7 補助演算制御部
- 21~2n、2x FPGAデータモジュール
- 41 FPGAデータメモリ
- 42 ゲートアレイ
- 42a ゲート回路
 - 42b フリップフロップ
 - 43 呼び出し検出部
 - 44 退避スタック
 - 45 引数受け渡し部
 - 4.6 制御部
 - 51~5n ソースプログラム






[図3]



【図4】



フロントページの続き

(72) 発明者 長谷部 鉄也

神奈川県横浜市都筑区東方町1番地 東京 エレクトロンデバイス株式会社内

(72) 発明者 林 博昭

神奈川県横浜市都筑区東方町1番地 東京 エレクトロンデバイス株式会社内 (72)発明者 三田 髙司

神奈川県横浜市都筑区東方町1番地 東京 エレクトロンデバイス株式会社内

Fターム(参考) 5B033 DE08

5B076 AA07 BA00

5J042 BA01 CA15 CA20 CA22 CA23

CA27 DA00